使用Allegro电流传感器IC（ACS724和ACS780）时最小化共模场干扰的技术
使用Allegro电流传感器IC（ACS724和ACS780）时最小化共模场干扰的技术
作者：Evan Shorman，
雷竞技竞猜下载Allegro微系统有限责任公司
介绍
雷竞技竞猜下载Allegro MicroSystems电流传感器IC可分为三大类：需要外部磁芯的传感器、封装内置磁芯的传感器和集成载流回路但无磁芯的传感器。后一类传感器具有共模场抑制（CMR）能力。本应用说明将讨论CMR的机制，并重点讨论如何通过优化电路板设计和布局来最佳地使用该机制。
背景
在使用集成载流回路的集成电路中，回路设计用于产生可由集成电路测量的磁场。磁场利用霍尔效应转化为电压。霍尔电压与电流的大小和方向成正比。图1是特定电流传感器IC引线框架如何产生磁场的示例。在图中，箭头显示了通过引线框架的电流，彩色图描述了100 A直流电流流过传感器时产生的磁场。为了清楚起见，图中去掉了电流的来源。
使用集成载流回路的集成电路有许多优点：不需要磁芯、几乎没有磁滞、低功耗和高温度精度。然而，由于磁芯不再存在，传感器容易受到磁铁产生的杂散磁场或传感器IC周围导线中流动的电流的影响。为了对抗杂散磁场的存在，许多Allegro的电流传感器都采用了双霍尔共模抑制方案。当电流流过集成电路的集成导体或回路时，霍尔板的放置方式使得每个霍尔板上感应到的磁场具有相反的极性。在图1中，两个霍尔板位置表示为H1和H2。从图中可以看出，这两个区域的磁场方向相反。
这是CMR技术的基本原理：如果将两个霍尔板的信号相减，则集成回路中的电流引起的信号可以相加，并且可以拒绝来自任何杂散磁场的共模（单极性）信号。举一个简单的例子，假设每个霍尔板上的磁场，±B相等，但相反；然后：
H1–H2∞B1–B2
B–B2=B–（–B）
B–（–B）=2×B
因此，
H1–H2∞2×B
如果假设存在相等的杂散磁场，B提取，然后：
H1–H2∞B1–B2
B1–B2=（B+B）提取)–（–B+B）提取)
（B+B）提取)–（–B+B）提取)=2×B+B提取–B级提取
2×B+B提取–B级提取=2×B
因此，
H1–H2∞2×B
在申请说明中，无铁心霍尔效应电流传感器集成电路中的共模场抑制对CMR技术的理论和控制方程作了较详细的介绍。本应用说明中涉及的主要技术将是如何设计和布局这些电流传感器IC的载流迹线。此外，应用说明还提供了最小化其他杂散场源的指南。
附近电流路径的磁场
为了更好地利用这些设备的CMR功能，包含IC的电路板的设计应使两个霍尔板上的外部磁场相等。这有助于最大限度地减少错误，由于外部磁场产生的载流PCB痕迹本身。每个载流迹线有三个主要参数，用于确定在IC上引起的误差：距离来自IC，宽度载流导体，以及角在它和IC之间。图2显示了在IC附近布线的载流导体的示例。装置和导体之间的距离，d级，是设备中心到导体中心的距离。当前路径的宽度为w型. 设备和当前路径之间的角度，θ，定义为连接两个霍尔板的直线与垂直于电流路径的直线之间的夹角。
两个霍尔板的位置和方向在不同的集成电路之间会有所不同。例如，ACS724使其霍尔板与ACS780中的霍尔板旋转90°，如图3所示。当使用CMR在任何Allegro电流传感器IC附近布线时，最好使θ角尽可能接近90°。
当不能将θ保持在90°附近时，下一个最佳选择是保持电流路径到电流传感器IC的距离d尽可能大。假设电流路径与IC的夹角为最坏情况，θ=0°或180°，则公式为：
其中H空间是两个霍尔板之间的距离，Cf是IC的耦合系数。这种耦合系数在不同的集成电路之间有所不同。ACS780的耦合系数为5至5.5 G/a，而其他Allegro IC的耦合系数为10至15 G/a。
误差估计
方程1假设一根无限长，无限细的金属丝。它不考虑载流导体的宽度或厚度。图4显示了在最坏情况下（θ=0°或180°）通过ACS780的载流导体的计算误差。误差的计算采用了理想化方程以及一组计算量更大的方程，这些方程考虑了导体的宽度和厚度。曲线图表明，用理想化方程计算的误差较大。因此，方程1可用作误差的快速保守估计。
采用更精确的计算方法，计算了不同电流路径宽度和器件与电流路径夹角下的误差。对于所有的角度和宽度，假设4盎司铜来设置痕迹厚度。曲线图显示载流导体的宽度确实对误差有影响，但最大的因素是与器件的夹角θ和与器件的距离d。
需要考虑的其他布局实践
当设计一个包含Allegro电流传感器IC和CMR的电路板时，所有载流路径的方向和接近度都很重要，但它们不是优化IC性能时要考虑的唯一因素。其他可能导致系统错误的杂散场源包括连接到集成电路集成电流导体的痕迹，以及附近永磁体的位置。
电路板与电流传感器IC的连接方式必须谨慎规划。可能影响性能的常见错误有：
- 电流路径到IP引脚的接近角
- 将电流轨迹延伸到IC下方太远
接近角
当使用Allegro电流传感器IC时，一个常见的错误是从一个不需要的角度引入电流。图6显示了电流迹线到IC（在本例中为ACS724）的方法示例。在该图中，显示了I的轨迹第+我呢第–. 浅绿色区域是到达I的当前轨迹所需的接近区域第+. 该区域为0°至85°。这条规则同样适用于I第–跟踪。
该区域的限制是防止载流迹线产生任何杂散场，从而导致IC输出错误。当电流迹线连接到I第如果在这个区域之外，则必须按上面讨论的方式处理（来自附近电流路径的场）。
IC下的侵占
另一个常见的错误是将当前跟踪路由到IP引脚之外太远。根据设备的不同，这可能会导致两种不同的问题。对于SOIC和类似封装中的器件，这会导致杂散场产生在IC上，导致性能下降。在LR包中，由于其更大且暴露的IP总线，在包下面路由太远会改变通过IP总线的当前路径，从而改变设备的性能。下一节将更详细地介绍这种对LR包的影响。
对于杂散场的问题，当电流轨迹以一定角度进入IP总线时，问题会恶化。当这种情况发生时，电流实际上在零件下面流动，回到I第别针，然后通过I第别针。这种改变的电流路径会导致产生杂散场，从而降低集成电路的精度。这可以通过不允许当前跟踪到第插针侵入设备下方。
永磁体效应
当永磁体靠近电流传感器IC时，磁铁产生的杂散磁场也会影响IC的性能。一般来说，来自磁铁的杂散磁场会因磁铁而异。它将取决于磁铁的尺寸、材料、磁化方向和许多其他因素。如果电流传感器可以对齐，使霍尔板垂直于磁铁（如图8所示），这些杂散场的影响将最小化。
针对LR包的布局实践
IC下的侵占
在LR封装中，设备下方的载流迹线的侵入实际上改变了流经IP总线的电流路径。这会导致IP总线到IC的耦合系数发生变化，并且会显著降低设备性能。
利用ANSYS-Maxwell电磁分析软件，对电流产生的电流密度和磁场进行了数值模拟。在图9中，有两个不同模拟的结果。第一种情况是电流轨迹指向I第总线在所需的点终止。第二种情况是电流的踪迹远远地侵入I第公共汽车。两个模拟中的红色箭头表示高电流密度的区域。在没有过多重叠的模拟中，红色区域和电流密度与有过多重叠的模拟非常不同。还观察到，当没有多余的重叠时，H1上的场更大。这可以通过较深的蓝色阴影来观察。
当重叠超过推荐值时，也会出现其他问题，例如，当前的接近角范围显著缩小。当电流的轨迹侵入到第总线太大，对接近角产生依赖，即接近角直接影响设备的耦合系数。避免这种情况的最佳方法是限制电流轨迹的重叠。
结论
雷竞技竞猜下载Allegro MicroSystems电流传感器IC具有许多优点。它们具有接近零的磁滞以及非常低的功耗。缺乏核心的一个缺点是易受杂散场的影响。然而，许多集成电路具有抑制共模磁场的能力。
当两个霍尔板上的共模场相等时，CMR技术工作得最好。讨论了减小两个霍尔板共模场差异的几种技术，即如何选择外部电流路径和其它优化布局技术。当电流路径不能沿最有利方向布线时，给出了误差估计。还讨论了LR封装特有的一些布局技术，因为LR封装具有优化性能所必须考虑的特性。
总之，本文所讨论的技术和计算将有助于客户优化Allegro电流传感器IC的性能。